« Akeana débute les conceptions de CPU RISC-V avec un budget de 100 millions de dollars, aspire à une confrontation avec Arm. »

Akeana, qui a sécurisé plus de 100 millions de dollars de financement au cours des dernières années, a maintenant lancé sa gamme tant attendue de conceptions de CPU RISC-V, destinées aux applications allant des systèmes embarqués aux centres de données. Avec ce lancement, Akeana estime être prête à défier à la fois ses pairs RISC-V et Arm. Depuis sa création en 2021 par d’anciens employés de Marvell (dont deux chez Cavium avant son acquisition par Marvell), Akeana est restée discrète sur le développement de ses puces RISC-V et était en mode furtif. Mais trois ans et plus de cent millions de dollars plus tard, la start-up a enfin révélé et lancé ses plans RISC-V, disponibles en licence, et affirme qu’elle va remettre en question « le statu quo de l’industrie des semi-conducteurs » établi par Arm, SiFive, Andes et autres. Derrière ces paroles combatives se trouvent trois cœurs de CPU RISC-V, une variété de blocs de construction de puces et son moteur de calcul AI Matrix, qui, selon Akeana, peut gérer les opérations de multiplication de matrices dans les charges de travail de l’apprentissage automatique. Les CPU de la série 100 de la société fabless sont sur 32 bits et sont destinés à être utilisés dans des systèmes-sur-puces et microcontrôleurs embarqués pour les appareils périphériques. La série 1000 haut de gamme propose des cœurs sur 64 bits associés à une unité de gestion de mémoire, des pipelines en entrée et sortie d’ordre, un multithreading, des extensions vectorielles et éventuellement des extensions AI.