Intel cherche de nouvelles options pour ses futures puces, notamment l’empilement en 3D de transistors pour permettre une plus grande densité, l’extension de l’alimentation en courant sur le côté arrière et l’utilisation du nitrure de gallium pour une meilleure distribution de puissance. Le fondeur Santa Clara présente ces recherches lors du 69e Congrès annuel de l’IEEE sur les dispositifs électroniques (IEDM) à San Francisco cette semaine, et El Reg a eu un aperçu avant l’événement. Intel a détaillé sa technologie PowerVia en juin, qui déplace les lignes d’alimentation qui alimentent les transistors du côté arrière de la silice, c’est-à-dire l’alimentation en courant sur le côté arrière – libérant ainsi plus d’espace pour les lignes d’interconnexion qui transportent les signaux. Cela devrait débuter sur les puces fabriquées avec le processus de production Intel 20A au premier semestre 2024, puis le processus Intel 18A. Aujourd’hui, Intel envisage de mettre à l’échelle l’alimentation en courant sur le côté arrière et de prolonger ses fonctionnalités. L’une de ces nouvelles fonctionnalités consiste en des contacts sur le côté arrière, qui peuvent connecter des transistors des deux côtés du dispositif pour la première fois, selon Mauro Kobrinsky, fellow d’Intel pour le développement technologique. «Nous pouvons maintenant fournir directement de l’énergie aux dispositifs sans avoir à acheminer l’énergie autour des dispositifs avec PowerVias, et cela nous permet de diminuer la capacité du circuit. Et avec une capacité inférieure, ils peuvent commuter plus rapidement, ce qui nous donne une meilleure performance à moindre consommation d’énergie», a affirmé Kobrinsky.
« Les livres de Penguin Random House disent maintenant explicitement ‘non’ à la formation IA »
‘Écrit par Emma Roth, dont le portfolio couvre aussi bien les percées technologiques grand public, les dynamiques de l’industrie du
