Intel montre son pouvoir de derrière et ses transistors empilés à la IEDM.

Intel envisage de nouvelles options pour ses futurs puces, notamment l’empilement en 3D de transistors pour une densité accrue, l’extension de l’alimentation en courant en arrière et l’utilisation du nitrure de gallium pour une meilleure distribution de courant. Le fabricant de puces de Santa Clara présente quelques-unes de ses recherches sur le silicium de l’avenir au 69e Congrès annuel de la IEEE International Electron Devices Meeting (IEDM) à San Francisco cette semaine, et El Reg a eu un aperçu en avant-première de l’événement. En juin dernier, Intel a détaillé sa technologie PowerVia, qui déplace les lignes de courant qui alimentent les transistors du côté arrière du silicium – l’alimentation en courant arrière, ce qui libère plus d’espace pour les lignes de connecteurs qui transportent les signaux. Cela doit faire ses débuts sur les puces produites avec le processus de production Intel 20A au premier semestre 2024, puis le processus de production Intel 18A. À présent, Intel étudie le dimensionnement de l’alimentation en courant arrière et l’étendue de ses fonctionnalités. L’une de ces nouvelles fonctionnalités concerne les contacts arrière, qui peuvent connecter des transistors des deux côtés du dispositif pour la première fois, selon Mauro Kobrinsky, Fellow d’Intel pour le développement technologique. «Nous pouvons désormais fournir directement de l’énergie aux dispositifs sans avoir à acheminer l’énergie autour des dispositifs avec PowerVias, et cela nous permet de réduire la capacité du circuit. Et avec une capacité inférieure, ils peuvent commuter plus rapidement, ce qui nous donne une meilleure performance à moindre consommation d’énergie », a affirmé Kobrinsky.