Intel montre son pouvoir de derrière et ses transistors empilés au IEDM

Intel cherche de nouvelles options pour ses prochains puces, notamment le empilement 3D de transistors pour permettre une plus grande densité, l’extension de l’alimentation par l’arrière, et l’utilisation du nitrure de gallium pour une meilleure distribution de l’énergie. Le fabricant de puces de Santa Clara présente quelques-unes de ses recherches pour les futures puces en silicium lors du 69e Congrès annuel de l’IEEE sur les dispositifs électroniques (IEDM) à San Francisco cette semaine, et El Reg a eu un aperçu en avant-première de l’événement. Intel a détaillé sa technologie PowerVia en juin, qui déplace les lignes d’alimentation qui alimentent les transistors sur le côté opposé du silicium, c’est-à-dire l’alimentation par l’arrière, ce qui libère plus d’espace pour les lignes de interconnexion qui transportent les signaux. Cela devrait faire ses débuts sur les puces produites avec le processus de production de puces Intel 20A au premier semestre 2024, puis le processus de production de puces Intel 18A. Maintenant, Intel envisage de mettre l’alimentation par l’arrière à l’échelle et de prolonger ses fonctionnalités. L’une de ces nouvelles fonctionnalités consiste en des contacts par l’arrière, qui peuvent connecter des transistors des deux côtés du dispositif pour la première fois, selon le chercheur principal d’Intel pour le développement technologique, Mauro Kobrinsky. «Nous pouvons maintenant fournir de l’énergie directement aux dispositifs sans avoir à faire routing de l’énergie autour des dispositifs avec PowerVias, et cela nous permet de diminuer la capacité du circuit. Et avec une capacité inférieure, ils peuvent commencer plus rapidement, ce qui nous donne une meilleure performance à moindre consommation d’énergie », a affirmé Kobrinsky.