Le concepteur de puce serveur RISC-V Ventana Micro Systems a lancé sa deuxième génération de processeur Veyron, intégrant davantage de cœurs et la possibilité pour les clients d’ajouter des bits d’accélérateur personnalisés à un blueprint SoC (System-on-Chip) sur mesure. Ventana a lancé son premier kit de génération, le Veyron V1, lors du RISC-V Summit de l’année dernière, ciblant les clients cherchant un processeur de classe datacenter pouvant prétendre à des performances comparables aux autres architectures sur le marché. Le slingueur RISC-y de Cupertino vend principalement son produit sous la forme d’une puce multi-cœurs prête à l’emploi, avec l’idée que les clients tels que les hyperscalers peuvent combiner plusieurs puces sur un SoC pour répondre à leurs exigences de traitement spécifiques. Selon Travis Lanier, vice-président du marketing et du produit chez Ventana, le Veyron V2 intègre toutes les mises à jour des spécifications RISC-V, ainsi que l’alignement sur l’UCIe (Universal Chiplet Interconnect Express) en tant que norme pour connecter les puces entre elles, plutôt que le système Bunch of Wires (BoW) vu sur le V1. Veyron V2 prend en charge le jeu de fonctionnalités RVA23, qui est le profil d’ensemble d’instructions RISC-V pour cette année, et met en œuvre les spécifications RISC-V Input-Output Memory Management Unit (IOMMU).
« Les livres de Penguin Random House disent maintenant explicitement ‘non’ à la formation IA »
‘Écrit par Emma Roth, dont le portfolio couvre aussi bien les percées technologiques grand public, les dynamiques de l’industrie du
